Schemat zastępczy oscylującego kryształu kwarcu

Oscylatory kwarcowe generują wysoce stabilne sygnały zegarowe, które są wymagane w prawie wszystkich systemach elektronicznych - od prostych układów mikrokontrolerów po szybkie systemy transmisji danych.

Sygnał wyjściowy oscylatora musi być zgodny z rodziną układów logicznych lub interfejsem. Na przestrzeni dziesięcioleci ewoluowały różne standardy wyjściowe, z których każdy był dostosowany do wymagań swojego czasu i zastosowania.

Niniejszy dokument zawiera kompleksowy przegląd siedmiu najpopularniejszych typów sygnałów wyjściowych dla oscylatorów kwarcowych: CMOS, TTL, obcięta fala sinusoidalna, fala sinusoidalna, LVPECL, LVDS i HCSL.

Dla każdego typu wyjaśniono rozwój historyczny, właściwości elektryczne, typową postać sygnału i preferowane obszary zastosowań.

Rozwój typów sygnałów wyjściowych może być ściśle powiązany z ewolucją technologii półprzewodnikowej i rosnącymi wymaganiami dotyczącymi częstotliwości taktowania i integralności sygnału:

2.1 TTL (logika tranzystorowo-tranzystorowa) - od około 1964 r.

TTL był jednym z pierwszych szeroko stosowanych cyfrowych standardów logicznych i został wprowadzony przez Texas Instruments jako seria 7400. Oscylatory z wyjściem TTL działają z napięciem zasilania 5 V i zapewniają zakresy poziomów, które są bezpośrednio kompatybilne z bramkami TTL. Standard ten charakteryzował elektronikę cyfrową przez dziesięciolecia i był dominującym standardem logicznym do lat 90-tych.

2.2 CMOS (Complementary Metal-Oxide-Semiconductor) - od około 1968 roku

Technologia CMOS została pierwotnie opracowana przez firmę RCA i charakteryzuje się wyjątkowo niskim poborem prądu spoczynkowego. Oscylatory CMOS zapewniają sygnały wyjściowe typu rail-to-rail, tj. wyjście oscyluje prawie między 0 V a VCC. Wraz z postępującą miniaturyzacją i trendem w kierunku niższych napięć zasilania (3,3 V, 2,5 V, 1,8 V), CMOS stał się najczęściej stosowanym standardem wyjściowym dla oscylatorów kwarcowych.

2.3 Fala sinusoidalna - od początków technologii oscylatorów

Sinusoidalne sygnały wyjściowe są tak stare, jak sama technologia oscylatorów. Oscylatory kwarcowe fizycznie oscylują sinusoidalnie; wszystkie inne formy sygnału są generowane tylko przez obwody wyjściowe. Sygnały wyjściowe sinusoidalne są preferowane w technologii wysokiej częstotliwości, w urządzeniach pomiarowych i w przetwarzaniu sygnałów analogowych, ponieważ nie generują harmonicznych.

2.4 Obcięta fala sinusoidalna - od około lat 70-tych XX wieku

Sygnał wyjściowy w postaci obciętej fali sinusoidalnej stanowi kompromis pomiędzy sygnałem wyjściowym w postaci fali sinusoidalnej i prostokątnej. Sygnał sinusoidalny jest ograniczony (obcięty) na szczytach, co skutkuje bardziej stromymi krawędziami niż w przypadku czystej fali sinusoidalnej, ale mniejszą liczbą harmonicznych niż w przypadku sygnału fali prostokątnej. Ten typ sygnału wyjściowego był używany szczególnie w telekomunikacji i w starszych zastosowaniach o wysokiej częstotliwości. Obecnie układy scalone z obciętą falą sinusoidalną są nadal używane głównie w TCXO. Dzięki tej technologii można skonstruować znacznie bardziej energooszczędne TCXO niż w przypadku technologii CMOS. Układy CSW TCXO są zatem wykorzystywane jako punkt odniesienia w urządzeniach nawigacyjnych, systemach połączeń alarmowych i bramach. Wszędzie tam, gdzie wymagany jest zasięg sygnału (radiowego) i wysoka precyzja pozycjonowania.

2.5 LVPECL (Low-Voltage Positive Emitter-Coupled Logic) - od lat 90-tych XX wieku

Wraz z zapotrzebowaniem na coraz wyższe częstotliwości zegara w systemach sieciowych i telekomunikacyjnych, LVPECL pojawił się jako szybki różnicowy układ logiczny. LVPECL bazuje na klasycznej technologii ECL (emitter-coupled logic), która została opracowana w latach 60-tych XX wieku do zastosowań wymagających dużej szybkości, i dostosowuje ją do niższych napięć zasilania (3,3 V zamiast -5,2 V). LVPECL oferuje niezwykle krótkie czasy przełączania i nadaje się do częstotliwości znacznie powyżej 1 GHz.

2.6 LVDS (Low-Voltage Differential Signalling) - od 1994 roku

LVDS został wprowadzony w 1994 roku jako standard ANSI/TIA/EIA-644 i optymalizuje transmisję sygnału różnicowego pod kątem niskiego zużycia energii i wysokiej szybkości transmisji danych. Niskie napięcie różnicowe wynoszące zaledwie 350 mV umożliwia szybkie przełączanie przy minimalnym promieniowaniu elektromagnetycznym. LVDS jest obecnie szeroko stosowany w interfejsach wyświetlaczy, szeregowych łączach danych i blokowaniu FPGA.

2.7 HCSL (High-Speed Current Steering Logic) - od ok. 2002 r.

HCSL został opracowany specjalnie dla standardu PCI Express i jest referencyjnym standardem zegara od pierwszej generacji PCIe. PCI-SIG określiło HCSL jako sygnał różnicowy oparty na trybie prądowym o bardzo niskim wahaniu napięcia, zoptymalizowany pod kątem zegarów referencyjnych 100 MHz w systemach PCIe. Obecnie HCSL jest niezbędny w każdym komputerze, serwerze i systemie wbudowanym z interfejsem PCIe.

Poniższe diagramy przedstawiają wyidealizowaną charakterystykę sygnału dla siedmiu typów wyjść. Należy zwrócić uwagę na różne zakresy napięcia i odchylenia oscylacji - są one kluczowe dla kompatybilności z odbiornikami.

3.1 CMOS

Sygnał CMOS charakteryzuje się pełnym wahaniem napięcia między GND i VCC. Progi wejściowe VIL i VIH wynoszą typowo odpowiednio 30% i 70% VCC, co zapewnia szeroki stosunek sygnału do szumu. Symetryczne struktury sterownika wyjściowego (P-kanał/N-kanał MOSFET) umożliwiają niemal identyczne czasy narastania i opadania.

3.3 Obcięta fala sinusoidalna

W przeciwieństwie do wyjścia CMOS, TTL nie osiąga poziomów rail-to-rail. Poziom wysoki (VOH) wynosi zazwyczaj 3,4 V (minimum 2,4 V), a poziom niski (VOL) maksymalnie 0,4 V. Asymetryczne progi (VIL = 0,8 V, VIH = 2,0 V) wynikają z architektury tranzystora bipolarnego. Tak zwany "zakazany zakres" między 0,8 V a 2,0 V nie może być zakładany podczas pracy statycznej.

3.3 Obcięta fala sinusoidalna

Przy obciętej fali sinusoidalnej na wyjściu, naturalny sygnał sinusoidalny rezonatora kwarcowego jest ograniczony do określonych wartości progowych. Linia przerywana pokazuje nieobciętą falę sinusoidalną. Przycinanie skutkuje bardziej stromymi przejściami przez zero niż w przypadku czystej fali sinusoidalnej, co ułatwia sterowanie dalszą logiką, podczas gdy zawartość harmonicznych pozostaje umiarkowana.

3.4 Fala sinusoidalna

Wyjście sinusoidalne zapewnia najczystsze widmo ze wszystkich form wyjściowych: idealnie tylko pojedyncza linia widmowa na częstotliwości podstawowej. Amplituda jest określana jako napięcie międzyszczytowe (Vpp) lub jako moc w dBm. Typowe wartości to 0,5 do 1,0 Vpp lub 0 do +13 dBm w systemach 50 Ω.

3.5 LVPECL

LVPECL wykorzystuje różnicowe prowadzenie sygnału: dwa komplementarne wyjścia (Q i Q̅) oscylują w przeciwfazie wokół wspólnego poziomu trybu wspólnego (VCM), który zazwyczaj wynosi VCC-1,3 V. Napięcie różnicowe wynosi ok. 800 mV. Architektura źródła prądowego umożliwia niezwykle szybkie czasy przełączania przy minimalnym przeregulowaniu.

3.6 LVDS

LVDS charakteryzuje się szczególnie niskim wahaniem napięcia różnicowego wynoszącym zaledwie 350 mV. Poziom trybu wspólnego wynosi 1,25 V. Sterownik sterowany prądem (typowo 3,5 mA) i zakończenie 100 Ω zapewniają wysoką integralność sygnału przy minimalnym zużyciu energii. Niska amplituda minimalizuje promieniowanie elektromagnetyczne.

3.7 HCSL

HCSL działa przy bardzo niskim wahaniu napięcia: VOH wynosi zwykle 0,74 V, a VOL 0,17 V, co daje poziom trybu wspólnego około 0,45 V. Architektura sterowania prądem jest specjalnie zoptymalizowana pod kątem wymagań specyfikacji PCIe i umożliwia precyzyjne dopasowanie impedancji poprzez zakończenia 50 Ω do masy.

Poniższa tabela podsumowuje główne właściwości wszystkich siedmiu typów wyjść:

5.1 Single-ended vs. różnicowe

Najbardziej podstawową różnicą między typami wyjść jest sposób prowadzenia sygnału. CMOS, TTL, obcięta fala sinusoidalna i fala sinusoidalna są sygnałami single-ended - odnoszą się do wspólnej masy. Z kolei LVPECL, LVDS i HCSL to sygnały różnicowe z dwiema komplementarnymi liniami. Sygnały różnicowe oferują decydujące zalety przy wyższych częstotliwościach: tłumią zakłócenia w trybie wspólnym, umożliwiają mniejsze odchylenia napięcia, a tym samym umożliwiają szybsze czasy przełączania przy mniejszym promieniowaniu elektromagnetycznym.

5.2 Wahania napięcia i stosunek sygnału do szumu

Dzięki wyjściu typu rail-to-rail, CMOS oferuje największy bezwzględny skok napięcia, a tym samym najlepszy statyczny stosunek sygnału do szumu. TTL ma bardziej ograniczony stosunek sygnału do szumu ze względu na niesymetryczne poziomy. Standardy różnicowe (LVPECL, LVDS, HCSL) kompensują mniejsze odchylenia napięcia poprzez odrzucenie trybu wspólnego transmisji różnicowej, co oznacza, że często działają bardziej niezawodnie w zakłóconych środowiskach niż sygnały single-ended.

5.3 Pobór mocy

Oscylatory CMOS prawie nie pobierają prądu w stanie statycznym; pobór wzrasta proporcjonalnie do częstotliwości (dynamiczne rozpraszanie mocy). TTL ma stale wyższy pobór prądu spoczynkowego ze względu na bipolarną architekturę. LVPECL wymaga zewnętrznych rezystorów terminujących i ma najwyższy pobór prądu spośród standardów różnicowych. LVDS jest znany z niskiego poboru prądu (typowo 3,5 mA prądu sterownika). HCSL plasuje się pomiędzy LVDS i LVPECL pod względem poboru mocy.

5.4 Zakres częstotliwości i główne zastosowania

W przypadku częstotliwości do około 200 MHz, oscylatory CMOS są pierwszym wyborem w większości przypadków ze względu na ich wszechstronność, prostą konstrukcję obwodu i szeroką dostępność. Od około 200 MHz zalecane są wyjścia różnicowe. LVPECL oferuje najwyższe częstotliwości (>3 GHz) i jest stosowany w urządzeniach sieciowych i telekomunikacyjnych. LVDS obejmuje szeroki średni zakres i jest szczególnie powszechny w zastosowaniach FPGA i wyświetlaczy. HCSL jest zoptymalizowany pod kątem niszowego zastosowania: zegar referencyjny 100 MHz dla PCI Express.

5.5 Zakończenie i złożoność obwodu

Wyjścia CMOS i TTL generalnie nie wymagają zewnętrznej terminacji dla krótkich odcinków kabli, co czyni je szczególnie łatwymi w użyciu. LVPECL wymaga obowiązkowych zewnętrznych rezystorów terminujących (zazwyczaj: terminacja Thevenina do VCC-2 V lub rezystory do masy), co zwiększa złożoność obwodu. LVDS jest standardowo zakończony rezystorem różnicowym 100 Ω na odbiorniku. HCSL wykorzystuje rezystory 50 Ω do uziemienia na każdym wyjściu.

6.1 Czym są przeregulowania?

Overshoot i undershoot to krótkotrwałe skoki napięcia, które występują podczas szybkich operacji przełączania. Przy zboczu narastającym napięcie na krótko wzrasta powyżej VCC (overshoot), a przy zboczu opadającym na krótko spada poniżej GND (undershoot). Po tym często następują tłumione oscylacje, określane jako "dzwonienie".

Przyczyna leży w połączeniu bardzo stromych krawędzi przełączania sterownika wyjściowego oraz pasożytniczych indukcyjności i pojemności ścieżki przewodnika, obudowy i pojemności obciążenia. Z fizycznego punktu widzenia, obwód rezonansowy jest tworzony z indukcyjności linii i pojemności wejściowej odbiornika. Im bardziej stroma krawędź przełączania i im dłuższa ścieżka przewodnika, tym bardziej wyraźne przeregulowanie.

6.4 Przeregulowanie przy sygnałach single-ended

CMOS: Najbardziej dotknięte. Symetryczne sterowniki P/N-kanałowych tranzystorów MOSFET generują bardzo strome zbocza, które w połączeniu z indukcyjnościami linii powodują wyraźne przeregulowania. Szczególnie w przypadku nowoczesnych niskonapięciowych oscylatorów CMOS (1,8 V), przeregulowania w stosunku do napięcia zasilania mogą być znaczące.

TTL : Również podatne, ale z nieco innych powodów. Asymetryczny stopień wyjściowy totem-pole generuje krótki skok prądu na zboczu narastającym, jeśli oba tranzystory przewodzą w tym samym czasie (przewodzenie krzyżowe). Zazwyczaj nieco wolniejsze zbocza w porównaniu do nowoczesnych układów CMOS nieco łagodzą ten problem.

Obcięta fala sinusoidalna: Znacznie mniej podatna. Ze względu na ograniczoną amplitudę szczytów i stosunkowo łagodne krawędzie, jest znacznie mniej energii o wysokiej częstotliwości, która mogłaby stymulować odbicia i dzwonienie. Obcinanie działa jak naturalny ogranicznik amplitudy, który tłumi przeregulowania w sygnale.

Fala sinusoidalna : Praktycznie odporna na klasyczne przesterowania. Ponieważ sygnał nie zawiera żadnych nagłych przejść krawędzi, nie jest generowany szerokopasmowy impuls energii, który mógłby wzbudzić rezonanse linii. Jednak niedopasowanie impedancji może powodować fale stojące i odbicia, które zmieniają amplitudę sygnału w niektórych punktach. Jest to kontrolowane przez klasyczne zakończenie RF (50 Ω lub 75 Ω).

6.5 Przeskoki z sygnałami różnicowymi

LVPECL: Z natury dobrze tłumione dzięki stopniowi wyjściowemu źródła prądowego. Sterowanie prądem naturalnie ogranicza maksymalną stromość zbocza. Jednak odbicia mogą nadal występować, jeśli zakończenie jest niewystarczające, ponieważ LVPECL działa przy bardzo wysokich częstotliwościach. Prawidłowy obwód Thevenina lub nadążny obwód emitera ma tutaj kluczowe znaczenie - nie przede wszystkim z powodu przeregulowań, ale w celu zapewnienia prawidłowego punktu pracy i uniknięcia odbić.

LVDS: Bardzo solidna konstrukcja. Sterowany prądowo sterownik dostarcza stały prąd o wartości typowo 3,5 mA do zakończenia różnicowego 100 Ω, co fizycznie ogranicza wahania napięcia. Nawet w przypadku nieciągłości impedancji, odbicia pozostają niewielkie, ponieważ niskie wahania napięcia wynoszące zaledwie 350 mV zapewniają niewielką energię dla zakłóceń. LVDS jest jednym z najkorzystniejszych standardów pod względem integralności sygnału.

HCSL: Zachowuje się podobnie do LVDS ze względu na architekturę opartą na prądzie. Bardzo niskie wahania napięcia i zakończenie 50 Ω do masy zapewniają czyste dopasowanie impedancji. W specyfikacji PCIe dopuszczalne przekroczenia są wyraźnie zdefiniowane i ściśle tolerowane, więc oscylatory zgodne z HCSL już domyślnie spełniają te wymagania.

6.6 Środki zaradcze do kontroli przeregulowań

Najskuteczniejszym środkiem zaradczym dla sygnałów single-ended (zwłaszcza CMOS i TTL) jest rezystor szeregowy bezpośrednio na wyjściu oscylatora, zwykle w zakresie od 22 do 47 Ω. Wraz z impedancją linii, rezystor ten tworzy dzielnik napięcia, który tłumi zbocza i pochłania odbicia. Optymalna wartość wynika z różnicy między impedancją linii a impedancją wyjściową sterownika.

Ponadto pomocne są krótkie ścieżki o kontrolowanej impedancji, minimalizacja przelotek na linii zegarowej, ciągła płaszczyzna uziemienia pod linią sygnałową i wystarczające kondensatory odsprzęgające w pobliżu oscylatora (zwykle 100 nF ceramiczne plus 10 µF). Niektórzy producenci oscylatorów CMOS oferują również modele z kontrolowaną stromością zbocza (slew rate control), co już łagodzi problem w sterowniku.

W przypadku sygnałów różnicowych (LVPECL, LVDS, HCSL) najważniejsze jest prawidłowe zakończenie zgodnie ze specyfikacją. Ponadto, dwie linie pary różnicowej powinny być zawsze poprowadzone na tej samej długości i ściśle połączone, aby zminimalizować skew (różnice w czasie pracy) i utrzymać odrzucenie trybu wspólnego.

Wybór odpowiedniego typu wyjścia zależy od czterech głównych czynników: wymaganej częstotliwości zegara, rodziny układów logicznych odbiornika, dostępnego budżetu mocy i wymagań dotyczących integralności sygnału.