Leksykon technologii Petermann

Optymalne dostrojenie kryształów do układów scalonych

Praktyczny przewodnik dla twórców elektroniki

Aby oscylator kwarcowy (oscylujący kryształ w stopniu oscylatora układu scalonego) oscylował stabilnie, precyzyjnie i niezawodnie, zastosowany kryształ musi być optymalnie dopasowany do wymagań danego układu scalonego.

Decydującymi czynnikami są tutaj pojemności obciążenia, warunki przejściowe, poziom wysterowania (prąd kwarcu) i czynniki związane z układem na płytce drukowanej.

Ten artykuł wyjaśnia w zwięzły i praktyczny sposób, jak prawidłowo dostroić generator zegara kwarcowego i jakie błędy występują szczególnie często w praktyce.

A. Dlaczego kryształy i układy scalone muszą być dostrajane?

Kryształy są komponentami określającymi częstotliwość, których dokładność jest wysoce zależna od ich środowiska elektrycznego. Producenci mikrokontrolerów zazwyczaj określają

  • wymaganą pojemność obciążenia (CL)
  • dopuszczalny poziom wysterowania
  • wymagany czas startu
  • topologię oscylatora i wewnętrzne wzmocnienie.

Tylko wtedy, gdy parametry te są zgodne z kryształem, oscylator będzie działał w granicach tolerancji i spełniał wymagania czasowe, takie jak szybkość transmisji bezprzewodowej, USB, CAN, Ethernet, UART itp.

B. Rola nośności (CL)

Pojemność obciążenia definiuje punkt pracy częstotliwości oscylacji. Każdy kryształ jest przycinany do określonego CL (np. 8 pF, 12 pF, 16 pF).

Efektywna pojemność obciążenia wynika z:

Nośność Częstotliwość drgań

C. Wymiarowanie pojemności zewnętrznych

Zewnętrzne pojemności C1 i C2 są tak dobrane, aby:

Wymiarowanie pojemności zewnętrznych Wzór

Typowe wartości orientacyjne:

Kwarc CL

C1/C2 wartość początkowa

6 pF12-15 pF
8 pF15-18 pF
12,5 pF18-20 pF

Precyzyjna regulacja jest często dokonywana za pomocą pomiarów lub zaleceń producenta.

Przykład obliczeń:

Pytanie: "Jakie zewnętrzne pojemności muszę podłączyć do kryształu CL 12pF?".

Na podstawie powyższego wzoru obliczana jest następująca wartość:

182 podzielone przez 36 plus 2pF = 18 pF (CX1 i CX2 powinny mieć po 18pF do GND)

Pomiary w obwodzie naszych oscylujących kryształów w obwodach klientów wykazały, że pojemność rozproszona( pasożytniczaC ) wynosząca 2pF jest bardzo wiarygodnym średnim parametrem.

Istnieją jednak również producenci układów scalonych, którzy w swoich arkuszach danych opisują obciążenie pojemnościowe XIN/XOUT do 7pF. Dlatego ważne jest, aby ponownie przeczytać arkusz danych przed obliczeniem pojemności obwodu dla oscylatora kwarcowego, aby sprawdzić, jakie obciążenie pojemnościowe może być określone dla XIN/XOUT.

Jeśli oscylator kwarcowy ma być używany w aplikacji o wyższej długoterminowej dokładności, na przykład w aplikacjach bezprzewodowych dla pasma ISM, zalecamy użycie 1% tolerowanych pojemności obwodu.

D. Poziom napędu i utrata mocy

Poziom wysterowania (zazwyczaj 1-200 µW) wskazuje, ile mocy kwarc może tolerować na stałe.

Zbyt wysoki poziom wysterowania prowadzi do

  • Zwiększonego starzenia i dryftu
  • Zwiększonej stabilności częstotliwości
  • Zwiększenia rezystancji rezonansu szeregowego
  • Uszkodzeń spowodowanych pęknięciami płytki kwarcowej.

Zbyt niski poziom wysterowania powoduje

  • zawodny rozruch
  • Zwiększone wartości jittera

Układy scalone oscylatorów zwykle określają typowy i maksymalny poziom wysterowania; zalecane jest wykonanie pomiaru.

Ponieważ konstrukcje rezonatorów dla dostarczanych przez nas kryształów SMD są opracowywane we własnym zakresie, możemy również dostarczać kryształy oscylatorów MHz o wysokiej stabilności poziomu wysterowania w małych obudowach ceramicznych. Mini kryształ o niskim ESR z serii SMD03025/4 o mocy do 500 µW i ultra-miniaturowy kryształ MHz z serii SMD02016/4 o mocy do 400 µW.

 

Więcej informacji tutaj: Pomiar poziomu wysterowania i prądu kryształu

E. Czas rozruchu (czas rozpoczęcia)

Czas rozpoczęcia zależy od

  • wzmocnienia oscylatora w układzie scalonym
  • ESR (równoważna rezystancja szeregowa) oscylatora kwarcowego
  • pojemności obciążenia oscylatora kwarcowego
  • Wartości pojemności obwodów zewnętrznych
  • Temperatura i napięcie zasilania

Zbyt wysokie wartości CL często znacznie wydłużają czas rozruchu → problematyczne w przypadku MCU o niskim poborze mocy z cyklami uśpienia.

 

Więcej informacji można znaleźć tutaj: Pomiar czasu rozruchu oscylatora kwarcowego

F. ESR - niedoceniany parametr

Wpływ współczynnika ESR

  • Zachowanie w stanach przejściowych i stabilność w stanach przejściowych
  • Zużycie energii
  • Zachowanie w stanach przejściowych przy niskich prądach kwarcowych

Wiele układów scalonych określa maksymalną wartość ESR (np. 70 Ω). Jeśli kryształ przekracza tę wartość, oscylator nie może się bezpiecznie uruchomić.

 

Więcej informacji można znaleźć tutaj: Sprawdzanie ESR (równoważnej rezystancji szeregowej) kryształu kwarcu

F.1: Dlaczego stopnie oscylatora mają ujemną rezystancję wejściową

W pojemnościowych oscylatorach Pierce'a - zdecydowanie najczęściej stosowanej topologii w mikrokontrolerach - wewnętrzny falownik układu scalonego działa w analogowym zakresie roboczym, w którym zachowuje się jak wzmacniacz o ujemnej impedancji. Ta ujemna rezystancja wejściowa (-Rneg) jest zamierzona i zapewnia, że

  • kryształ otrzymuje energię z obwodu oscylatora,
  • straty w krysztale (ESR) są kompensowane,
  • oscylacja rośnie niezależnie i staje się stabilna.

W uproszczeniu, warunek początkowy jest następujący

Warunki początkowe

Oznacza to, że wartość ujemnej rezystancji wejściowej musi być większa niż rezystancja szeregowa (ESR) kryształu.

.

Tylko wtedy nastąpi wzmocnienie netto, które prowadzi do oscylacji.

 

Czytaj więcej tutaj: Sprawdź ujemną rezystancję wejściową -Rneg i przejściową rezerwę bezpieczeństwa

 

F.2: Wpływ na bezpieczeństwo reakcji przejściowej

Jeśli wielkość ujemnej rezystancji wejściowej jest zbyt mała (tj. -Rneg jest zbyt słaby), dzieje się co następuje:

  • Kryształ otrzymuje zbyt mało energii → wolna oscylacja lub jej brak
  • Oscylacja rozpoczyna się dopiero przy wyższym napięciu zasilania lub temperaturze
  • Rozruch w trybach pracy o niskim poborze mocy staje się zawodny

.

Typowa przyczyna:
Ze względu na wydajność, niektóre nowoczesne MCU mają słabe wzmacniacze oscylatora, co oznacza, że -Rneg jest mniejszy niż w starszych generacjach układów scalonych. Jednocześnie wiele konstrukcji pracuje z małymi pojemnościami obciążenia lub długimi ścieżkami, co zwiększa straty pasożytnicze.

 

F.3: Dlaczego kryształy o niskim ESR są szczególnie ważne

ESR kryształu kwarcu określa jego straty wewnętrzne. Niski ESR oznacza:

  • Niższe straty
  • Niższe wymagane przeciwwzmocnienie
  • Wysoka niezawodność odpowiedzi przejściowej nawet przy słabych stopniach oscylatora
  • Krótszy czas rozruchu
  • Bardziej stabilna oscylacja w zależności od temperatury

.

Zalecenia praktyczne:
- Używaj kryształów, których ESR jest znacznie poniżej maksymalnej wartości określonej przez układ scalony.
- Jeśli mikrokontroler określa np. maks. 70 Ω ESR, kryształ o 30-50 Ω ESR jest idealny. Pozostawia to wystarczający margines bezpieczeństwa przed potencjalnie niską ujemną rezystancją wejściową oscylatora.

 

Czytaj więcej tutaj: Sprawdź ESR (równoważną rezystancję szeregową) kwarcu

 

F.4: Wnioski dotyczące interakcji -Rneg i ESR kwarcu

Niezawodność odpowiedzi przejściowej zależy zasadniczo od:

  • wewnętrzny oscylator zapewnia wystarczającą ujemną rezystancję wejściową,
  • kwarc ma wystarczająco niską ESR,
  • pojemności obciążenia są prawidłowo zwymiarowane.

.

Tylko wtedy, gdy stosunek -Rneg do ESR jest prawidłowy, kwarc uruchomi się szybko, niezawodnie i w całym zakresie temperatur i napięć.

 

Czytaj więcej tutaj: Sprawdź ujemną rezystancję wejściową -Rneg i rezerwę bezpieczeństwa rozruchu

G. Zalecenia dotyczące układu

Poniższe dotyczy kryształów:

  • Umieścić kryształ + kondensatory jak najbliżej układu scalonego
  • Krótkie, symetryczne ścieżki
  • Brak sygnałów lub płaszczyzn uziemienia bezpośrednio pod kryształem - zmniejsza pojemność pasożytniczą
  • Dedykowana wyspa GND dla kondensatorów
  • Jeśli to możliwe, podłącz kryształ do GND (w przypadku naszych oscylujących kryształów SMD w ceramicznej obudowie, pady #2 i #4 mogą być podłączone do GND. Należy jednak natychmiast podłączyć kryształ do GND i nie zmieniać go w celu dostrojenia częstotliwości w obwodzie.

Środki te poprawiają kompatybilność elektromagnetyczną, jitter i zachowanie podczas uruchamiania.

 

Przeczytaj więcej tutaj: Walidacja układu na gotowej płytce - sprawdzanie jittera, EMC i zachowania podczas uruchamiania

H. Typowe błędy w praktyce

  • Nieprawidłowy wybór CL → Błąd częstotliwości
  • Kryształ o zbyt wysokim ESR → Nie uruchamia się niezawodnie
  • Przekroczony poziom wysterowania → silny dryft kryształu
  • Zły układ → Niestabilna oscylacja
  • Nieprawidłowo uwzględnione pojemności pasożytnicze

I. Wnioski

Optymalne dopasowanie kryształu do układu scalonego ma kluczowe znaczenie dla niezawodności oscylatora i długotrwałego działania rezonatora krystalicznego w obwodzie (dopasowanie poziomu wysterowania). Dzięki prawidłowej pojemności obciążenia, prawidłowemu poziomowi wysterowania, odpowiedniemu współczynnikowi ESR i dobremu układowi, konstruktorzy mogą zapewnić stabilne częstotliwości referencyjne.

Schematy oscylatorów

Techniczne wyjaśnienie wykresów oscylatora

Przegląd

Przedstawione schematy opisują fizyczne i elektryczne mechanizmy, które określają zachowanie podczas rozruchu i pracy oscylatora Pierce'a stabilizowanego kwarcem. Skupiono się w szczególności na

  • ujemnej rezystancji wejściowej stopnia oscylatora,
  • modelu strat kryształu kwarcu (ESR),
  • warunek rozruchu zgodnie z kryterium Barkhausena,
  • strukturze czasowej poziomu wysterowania,
  • pojemności pasożytnicze i
  • czynniki związane z układem.

Parametry te mają decydujące znaczenie dla rezerwy bezpieczeństwa, czasu załączenia, dokładności częstotliwości, jittera i stabilności długoterminowej.

1. oscylator pierce i ujemny rezystor wejściowy

(ilustracja w lewym górnym rogu)

Ten schemat przedstawia klasyczny obwód oscylatora Pierce'a zintegrowany w większości mikrokontrolerów i układów ASIC. Oscylator Pierce'a opiera się na wzmacniaczu odwracającym, który jest zmuszony do pracy liniowej poprzez sprzężenie zwrotne za pośrednictwem kryształu kwarcu. W tym punkcie pracy stopień wejściowy można opisać za pomocą modelu równoważnego małosygnałowego z ujemną rzeczywistą częścią impedancji.

Matematycznie ma to następujące zastosowanie:

Formuła oscylatora Pierce'a

Ten ujemny rezystor reprezentuje aktywne źródło energii, które kompensuje straty występujące w kwarcu.

Ważne właściwości -Rneg:

  • zależny od napięcia zasilania, temperatury i zmienności procesu
  • silny wpływ wewnętrznych sieci polaryzacji
  • celowo zredukowany w projektach o niskim poborze mocy

.

Znaczenie techniczne:

  • Wewnętrzny inwerter układu scalonego działa w zakresie liniowym i zachowuje się jak rezystor ujemny (-Rₙₑg).
  • Ta ujemna rezystancja wejściowa kompensuje straty kwarcu (jego ESR).
  • Tylko wtedy, gdy obecna jest wystarczająca ujemna impedancja, oscylacja może wzrosnąć.

.

Stwierdzenie podstawowe:
Stopień oscylatora dostarcza energię - kryształ określa częstotliwość.

 

Czytaj więcej tutaj: Sprawdź ujemną rezystancję wejściową -Rneg i przejściową rezerwę bezpieczeństwa

2. model nośności kryształu kwarcu

(górna środkowa ilustracja)

Ta ilustracja przedstawia kryształ kwarcu z dwoma zewnętrznymi kondensatorami C₁ i C₂.

Kwarc można opisać elektrycznie za pomocą szeregowego elementu RLC(R1, L1,C1) z równoległą pojemnością pakietu C0. ESR (Equivalent Series Resistance) reprezentuje straty mechaniczne układu oscylacyjnego.

Okablowanie zewnętrzne z C₁ i C₂ definiuje efektywną pojemność obciążenia:

Efektywna nośność Wzór

Odchylenia od określonego CL prowadzą do

  • Systematycznego przesunięcia częstotliwości
  • Zmieniony kąt fazowy w pętli sterowania
  • zmniejszonej ujemnej rezerwy rezystancji

Znaczenie techniczne:

  • Efektywna pojemność obciążenia określa rzeczywistą częstotliwość roboczą kwarcu.
  • C₁ i C₂ działają szeregowo, z dodatkowymi pojemnościami pasożytniczymi.
  • Kwarc jest zawsze specyfikowany dla określonej pojemności obciążenia (np. 8 pF lub 12 pF).

Kluczowa wiadomość:
Nieprawidłowa pojemność obciążenia prowadzi do odchyleń częstotliwości i gorszego zachowania w stanach przejściowych.

3. warunek rozruchu i ujemna rezerwa rezystancji (Warunek rozruchu: |Rₙₑg| > Rₑₛᵣ)

(ilustracja w prawym górnym rogu)

Niezbędny warunek początkowy wynika z kryterium Barkhausena:

  • Wzmocnienie pętli ≥ 1
  • Przesunięcie fazowe = 0° (lub 360°)

W modelu impedancji jest to zredukowane do:

Model impedancji Wzór

W przypadku solidnych konstrukcji zalecana jest rezerwa bezpieczeństwa:

Formuła rezerwy bezpieczeństwa

W zastosowaniach motoryzacyjnych wymagane są następujące elementy:

Zastosowania motoryzacyjne Formuła

Konsekwencje niewystarczającej rezerwy:

  • Przedłużony, niestabilny czas rozruchu
  • Zależny od temperatury brak wahań
  • Problemy z rozruchem przy niskim napięciu zasilania

.

Ta prosta nierówność opisuje podstawowy warunek rozruchu.

<p

<p>Znaczenie techniczne:

  • Wartość ujemnej rezystancji wejściowej musi być większa niż ESR kryształu.
  • Jeśli ten warunek nie jest spełniony, kryształ nie będzie oscylował lub będzie oscylował niewiarygodnie.
  • Nowoczesne MCU o niskim poborze mocy często mają mniejszy -Rₙₑg niż starsze konstrukcje.

Stwierdzenie podstawowe:
Kryształy o niskim ESR są kluczowe dla bezpiecznej oscylacji na etapie oscylatora.

>

>Wszystkie dostarczane przez nas kryształy do oscylatorów są wyposażone w ekskluzywną technologię LRT (Low ESR Resonator Technology). Nasze innowacyjne kryształy rezonansowe LRT mają bardzo niskie wartości ESR (przy +25°C i w odpowiednim określonym zakresie temperatur), dzięki czemu oferują projektantowi obwodu dużą rezerwę reakcji przejściowej i mogą być zawsze używane bardzo szybko i bardzo bezpiecznie w obwodzie w każdych okolicznościach.

 

Czytaj więcej tutaj: Sprawdzenie ujemnej rezystancji wejściowej -Rneg i rezerwy bezpieczeństwa reakcji przejściowej

4. czasowa struktura poziomu napędu

(lewy dolny wykres)

Ta krzywa pokazuje narastanie amplitudy oscylacji w czasie po włączeniu.

Po włączeniu oscylator rozpoczyna pracę w zakresie szumów. Amplituda oscylacji wzrasta wykładniczo zgodnie z:

Wzór na wzrost amplitudy drgań

gdzie stała czasowa τ jest określona przez różnicę między ujemnym wzmocnieniem i stratami.

Granice poziomu napędu:

  • Górna granica wynikająca z mechanicznej obciążalności kwarcu
  • Dolna granica wynikająca z ilości energii potrzebnej do stabilizacji

.

Zbyt wysoki poziom wysterowania przyspiesza starzenie i dryft, a zbyt niski pogarsza jitter i zachowanie podczas rozruchu

.

Znaczenie techniczne:

  • Na początku oscylacja jest bardzo mała i rośnie wykładniczo.
  • Stacjonarny poziom wysterowania wynika z równowagi między wzmocnieniem i stratami.
  • Zbyt wysoki poziom wysterowania może uszkodzić kryształ, zbyt niski poziom wysterowania utrudnia rozruch.

.

Stwierdzenie podstawowe:
Prawidłowo zwymiarowany oscylator uruchamia się szybko i obsługuje kryształ w dopuszczalnym zakresie mocy.

 

Czytaj więcej tutaj: Pomiar poziomu wysterowania i prądu kryształu / Pomiar czasu rozruchu oscylatora krystalicznego

5 Zdolności pasożytnicze i ich skutki

(dolna środkowa ilustracja)

Pojemności pasożytnicze są powodowane przez

  • Styki układu scalonego (zazwyczaj 1 - 3 pF)
  • Ścieżki przewodów (≈ 0,5 - 2 pF)
  • Pola lutownicze i obudowa

Te pojemności

  • zwiększają efektywną pojemność obciążenia
  • zmniejszają wartość -Rneg
  • przesuwają optymalny punkt pracy

Projekty z niskim określonym CL są szczególnie krytyczne, ponieważ efekty pasożytnicze mają tam silny wpływ procentowy. W zastosowaniach zasilanych bateryjnie, kryształy SMD o niskiej pojemności obciążenia są zwykle określane przez odpowiednich producentów układów scalonych. Kryształ MHz typ. 8 pF. Kryształ 32,768 kHz do 4 pF. W takich zastosowaniach zaleca się wybranie tolerancji maks. 1% dla pojemności obwodów zewnętrznych C₁ i C₂. Może to znacznie zmniejszyć pasożytniczy wpływ na częstotliwość roboczą kwarcu.

Znaczenie techniczne:

  • Pojemności pasożytnicze zwiększają efektywną pojemność obciążenia w sposób niezamierzony.
  • Wpływają one na częstotliwość kryształu, czas reakcji przejściowej i niezawodność, a także na ujemną rezerwę rezystancji.
  • Są one szczególnie istotne w przypadku kryształów o niskim CL (< 10 pF).

Kluczowa wiadomość:
Pasożytnicze pojemności muszą być zawsze brane pod uwagę przy wymiarowaniu kondensatorów obciążenia/pojemności obwodów zewnętrznych.

 

Więcej informacji tutaj: Wymiarowanie zewnętrznych pojemności C1/C2 i określanie Cstray / Określanie pojemności pasożytniczych Cpar na płytce PCB

6. wpływ układu na stabilność oscylatora

(ilustracja w prawym dolnym rogu)

Ta schematyczna ilustracja przedstawia zalecane zasady układu. Układ płytki drukowanej ma większy wpływ na zachowanie kryształu w obwodzie, niż się często zakłada.

Znaczenie techniczne:

  • Podłącz kryształ i kondensatory obciążenia bardzo blisko układu scalonego
  • Krótkie, symetryczne ścieżki
  • Brak sygnałów lub płaszczyzn uziemienia pod kryształem
  • Dedykowane, czyste prowadzenie masy

Kluczowe przesłanie:
Zły układ może sprawić, że nawet optymalnie dobrany kryształ będzie bezużyteczny.

 

Przeczytaj więcej tutaj: Walidacja układu na gotowej płytce - sprawdzanie jittera, EMC i zachowania podczas rozruchu

7. Podsumowanie:

Rysunek ilustruje, że działanie oscylatora kwarcowego zależy nie tylko od samego kryształu, ale także od interakcji między oscylatorem IC, ESR, pojemnością obciążenia, efektami pasożytniczymi i układem.

Aby uzyskać solidną konstrukcję oscylatora, muszą być spełnione następujące warunki:

  • Kwarc oniskim ESRwybrać
  • aby zapewnić wystarczającą rezerwę ujemnej rezystancji
  • Realistycznie obliczać obciążalność
  • Konsekwentna optymalizacja układu

Kluczowe przesłanie:

Kwarc powinien nie tylko spełniać specyfikację IC, ale powinien być znacznie niższy, aby niezawodnie kompensować wpływy procesu, temperatury i starzenia.

Lub po prostu zadzwoń do naszych specjalistów. Otrzymasz od nas pełne wsparcie projektowe. Twój sukces jest naszym celem!

FAQs

Wie stimmt man einen Quarz optimal auf die Lastkapazität eines ICs ab?

Die Lastkapazität ist einer der wichtigsten Parameter, damit ein Quarz im IC-Oszillator präzise auf seiner Sollfrequenz arbeitet. Jeder Schwingquarz ist auf eine definierte CL ausgelegt, beispielsweise 8 pF, 12 pF oder 16 pF, und diese muss in der realen Schaltung möglichst genau getroffen werden. Dabei zählen nicht nur die externen Kondensatoren C1 und C2, sondern auch parasitäre Kapazitäten der Leiterplatte sowie die Eingangskapazitäten von XIN und XOUT. Wird die effektive Lastkapazität zu klein gewählt, steigt die Frequenz und es können Timingfehler entstehen. Ist sie zu groß, sinkt die Frequenz und zusätzlich verschlechtern sich oft die Startbedingungen des Oszillators. Deshalb sollte die Auslegung immer mit Datenblattwerten, realistischen Cpar-Annahmen und idealerweise In-Circuit-Messungen verifiziert werden.

Welche externen Kapazitäten sind für einen Quarz mit 12 pF Lastkapazität erforderlich?

Für einen Quarz mit 12 pF Lastkapazität müssen die externen Beschaltungskapazitäten so gewählt werden, dass zusammen mit den parasitären Kapazitäten die spezifizierte CL erreicht wird. Im gezeigten Praxisbeispiel ergibt die Berechnung bei einer angenommenen Streukapazität von 2 pF je Anschluss externe Kondensatoren von jeweils 18 pF gegen Masse. Dieser Wert ist ein guter Ausgangspunkt, wenn keine abweichenden Vorgaben des IC-Herstellers bestehen. Wichtig ist jedoch, dass manche ICs bereits eine kapazitive Belastung von XIN und XOUT von bis zu 7 pF im Datenblatt angeben. In solchen Fällen müssen diese Werte in die Berechnung einbezogen werden, damit die Schaltung nicht über- oder unterkompensiert wird. Für Anwendungen mit hoher Langzeitgenauigkeit, etwa im Wireless-Bereich, sind zudem 1 % tolerierte Kondensatoren empfehlenswert.

Warum sind Drive-Level und Quarzstrom für die Abstimmung von Quarzen auf ICs so wichtig?

Der Drive-Level beschreibt die Leistung, mit der ein Quarz im Betrieb angeregt wird, und liegt typischerweise im Bereich von 1 bis 200 µW. Wird dieser Wert dauerhaft überschritten, kann es zu Alterung, Frequenzverschiebung oder sogar zu Schäden am Quarz kommen. Ist der Drive-Level dagegen zu niedrig, schwingt der Oszillator unter Umständen instabil oder startet nicht zuverlässig. Deshalb sollten Entwickler immer prüfen, welche typischen und maximalen Werte der Oszillator-IC vorgibt. Eine messtechnische Verifikation in der realen Schaltung ist besonders sinnvoll, weil Layout, Lastkapazitäten und IC-Verhalten den Quarzstrom direkt beeinflussen. Für anspruchsvolle Designs sind Quarze mit hoher Drive-Level-Festigkeit vorteilhaft, insbesondere in sehr kleinen SMD-Bauformen.

Wie beeinflussen ESR und negativer Eingangswiderstand die Anschwingsicherheit eines Quarzoszillators?

Die Anschwingsicherheit eines Quarzoszillators hängt wesentlich davon ab, ob der negative Eingangswiderstand des ICs groß genug ist, um die Verluste des Quarzes zu kompensieren. Vereinfacht muss der Betrag von −Rneg größer sein als der Serienwiderstand ESR des Quarzes, damit eine ausreichende Nettoverstärkung zum Starten der Schwingung entsteht. Liegt der ESR zu hoch oder ist der negative Eingangswiderstand zu schwach ausgeprägt, kann der Oszillator verzögert starten oder ganz ausfallen. Das ist besonders kritisch bei modernen Mikrocontrollern, deren Oszillatorverstärker aus Effizienzgründen oft schwächer ausgelegt sind. Niedrige ESR-Werte sind deshalb in der Praxis ein wichtiger Sicherheitsfaktor. Empfehlenswert sind Quarze, deren ESR deutlich unter dem vom IC spezifizierten Maximalwert liegt.

Welche Layoutfehler und Schaltungsfehler führen häufig zu Startproblemen bei Quarzen an Mikrocontrollern?

Häufige Ursachen für Startprobleme sind falsch dimensionierte Lastkapazitäten, zu hohe parasitäre Kapazitäten und ein ungünstiges Leiterplattenlayout. Lange Leiterbahnen zwischen Quarz und IC erhöhen Verluste und Streukapazitäten, wodurch sich Frequenzlage und Anschwingverhalten verschlechtern können. Auch zu große CL-Werte verlängern oft die Startzeit erheblich, was besonders bei Low-Power-MCUs mit Sleep-Zyklen problematisch ist. Zusätzlich kann ein Quarz mit zu hohem ESR dazu führen, dass der Oszillator nicht sicher anschwingt. In der Praxis sollten Quarz und Beschaltung deshalb möglichst nah am IC platziert und die parasitären Einflüsse so klein wie möglich gehalten werden. Eine Kombination aus sauberem Layout, passender Kapazitätsauslegung und messtechnischer Prüfung erhöht die Betriebssicherheit deutlich.

Warum PETERMANN-TECHNIK Quarze optimal auf ICs abstimmen?

PETERMANN-TECHNIK ist die richtige Wahl, wenn Quarze präzise auf die Anforderungen eines ICs abgestimmt werden sollen. Das Unternehmen verbindet tiefes Know-how zu Lastkapazität, Drive-Level, ESR, Anschwingverhalten und parasitären Einflüssen mit praxisnahen Empfehlungen für reale Schaltungen. Besonders wertvoll ist die Erfahrung aus In-Circuit-Messungen in Kundendesigns, etwa bei der realistischen Bewertung von Streukapazitäten und Beschaltungskonzepten. Hinzu kommt ein Portfolio an leistungsfähigen SMD-Quarzen, darunter Low-ESR- und hoch belastbare Miniaturquarze für anspruchsvolle Anwendungen. Dadurch lassen sich auch kompakte und energieeffiziente Designs zuverlässig umsetzen. Wer stabile, präzise und robust startende Quarzoszillatoren entwickeln möchte, erhält bei PETERMANN-TECHNIK fundierte technische Unterstützung und passende Bauelemente aus einer Hand.

Kontakt telefoniczny

Nasi eksperci ds. częstotliwości są do Twojej dyspozycji

Zadzwoń teraz

Napisz do nas

Wyślij nam e-mail - z przyjemnością Ci pomożemy

Napisz do nas teraz
Webshop